问题:RTL
查看答案
问题:在verilog语言中整型数据与()位寄存器数据在实际意义上是相同的。A、8B、16C、32D、64
问题:块语句有两种,一种是begin-end语句,通常用来标志()执行的语句;一种是fork-join语句,通常用来标志()执行的语句。
问题:在Verilog语言中什么情况下必需使用复合语句?表达一个复合语句的的语法是怎样的?
问题:ASIC
问题:Verilog连线类型的驱动强度说明被省略时,则默认的输出驱动强度为()A、supplyB、strongC、pullD、weak
问题: 子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化);指出下列哪些方法是面积优化()。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法A、①③⑤B、②③④C、②⑤⑥D、①④⑥
问题:下列哪些Verilog的基本门级元件是多输出()A、nandB、norC、andD、not
问题:完整的条件语句将产生()电路,不完整的条件语句将产生()电路。
问题:在case语句中至少要有一条()语句
问题:在进程中什么情况下综合为时序电路?什么情况下综合为组合电路?
问题:有限状态机分为()和Mealy两种类型。
问题:简述有限状态机FSM分为哪两类?有何区别?有限状态机的状态编码风格主要有哪三种?FSM的三段式描述风格中,三段分别描述什么?
问题:已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111,而y的4位的补码为()
问题:为什么在Verilog语言中,其综合只支持次数确定的循环,而不支持次数不确定的循环?
问题:用assign描述的语句我们一般称之为()逻辑,并且它们是属于并行语句,即于语句的书写次序无关。而用always描述的语句我们一般称之为组合逻辑或()逻辑,并且它们是属于串行语句,即于语句的书写有关。