计数器电路如图题7.1所示。设各触发器的初始状态均为“0”,分析该电路的逻辑功能。

题目

计数器电路如图题7.1所示。设各触发器的初始状态均为“0”,分析该电路的逻辑功能。

如果没有搜索结果或未解决您的问题,请直接 联系老师 获取答案。
相似问题和答案

第1题:

如图7-65所示电路中,两个D触发器在接受触发脉冲前为均为0,分析电路,该电路是()。

A.异步二进制计数器
B.左移计数器
C.右移计数器
D.同步三进制计数器


答案:D
解析:
正确答案是D。

第2题:

图所示逻辑电路,设触发器的初始状态均为“0”。当RD=1时,该电路的逻辑功能为(  )。

A.同步八进制加法计数器
B.同步八进制减法计数器
C.同步六进制加法计数器
D.同步六进制减法计数器

答案:C
解析:
①组成:该电路由于CP端连在一起,因此是同步计数器;
②列写驱动方程:

③列写存储器状态方程:

④初始值为000,计数器CP释放脉冲后,计数循环为

故为同步六进制加法计数器。

第3题:

图所示逻辑电路,设触发器的初始状态均为0,当

时,该电路实现的逻辑功能是(  )。

A.同步十进制加法计数器
B.同步八进制加法计数器
C.同步六进制加法计数器
D.同步三进制加法计数器

答案:C
解析:
①组成:该电路由于CP端连在一起,因此是同步计数器;
②列写驱动方程:J2=K2=Q1nQ0n,

③列写存储器状态方程:

④初始值为000,计数器CP释放脉冲后,计数循环为000→001→010→011→100?101。
故为同步六进制加法计数器。

第4题:

试画出图题5-17所示电路中触发器输出Q1、Q2 端的波形,CLK 的波形如图所示。(设Q初始状态为0)


答案:

第5题:

试画出图题5-19所示电路中触发器输出Q1、Q2端的波形,输入端CLK的波形如图所示。(设Q初始状态为0)


答案:

第6题:

试画出图题5-18所示电路中触发器输出Q1、Q2端的波形,CLK的波形如图所示。(设Q初始状态为0)


答案:

第7题:

试画出图题5-20所示电路中触发器输出Q1、Q2端的波形,CLK的波形如图所示。(设Q初始状态为0)


答案:  

第8题:

计数器电路如图题7.3所示。设各触发器的初始状态均为“0”,要求:

(1) 写出各触发器的驱动方程和次态方程;

(2)画出次态卡诺图;画出状态转换图并说明该计数器电路的逻辑功能;


参考答案:

第9题:

时序逻辑电路如图5-5所示,分析电路的功能,写出驱动方程,状态方程,列出状态转换真值表,画出Q2Q1Q0时序波形和状态转换图,说明电路的功能,是否能自启动.假设初始状态为000.


答案:


状态转换图如图5-7所示.
因此可判断该电路为异步七进制计数器,能自启动.输出信号在100,101和110时给出高电平.