违法和不良信息举报 联系客服
免费注册 登录

判断题高速缓冲存储器的开发利用了局部性原理，即在处理器与主存储器之间提供一个容量小而快速的存储器。A 对B 错

题目
判断题
高速缓冲存储器的开发利用了局部性原理，即在处理器与主存储器之间提供一个容量小而快速的存储器。
A

对

B

错

如果没有搜索结果或未解决您的问题，请直接 联系老师 获取答案。
相似问题和答案

第1题：

高速缓冲存储器Cache是位于CPU和主存DRAM之间的小容量高速存储器，其采用的是______类型存储器。


正确答案：扩展电缆的长度
扩展电缆的长度

第2题：

高档486PC 机，主板(母板)上一般带有高速缓冲存储器，简称CACHE，这个CACHE是( )。

A．硬盘与主存储器之间的缓存

B．软盘与主存储器之间的缓存

C．CPU与视频设备之间的缓存

D．CPU与主存储器之间的缓存


正确答案：D
解析：CACHE　指的是CPU　与主存储器之间的缓存，用于缓和CPU　和主存速度不匹配的矛盾。

第3题：

主存储器和CPU之间增加高速缓冲存储器的目的是()

A.解决CPU和主存之间的速度匹配问题

B.扩大主存储器的容量

C.扩大CPU中通用寄存器的数量

D.既扩大主存容量又扩大CPU通用寄存器数量


正确答案:A

第4题：

在主存储器和CPU之间增设高速缓冲存储器Cache的目的是（）。

  • A、扩大主存储器的容量
  • B、解决CPU与主存储器之间的速度匹配问题
  • C、扩大CPU中通用寄存器的数量
  • D、既扩大主存储器的容量又扩大CPU中通用寄存器的数量

正确答案:B

第5题：

主存储器与主存之间增加高速缓冲存储器的目的是（）。

  • A、扩大主存储器的容量
  • B、扩大CPU的通用寄存器的数量
  • C、解决CPU与主存之间的速度匹配问题
  • D、加快程序的运行速度

正确答案:C,D

第6题：

以下关于CPU与主存之间增加高速缓存(Cache)的叙述中，错误的是______。

A．Cache扩充了主存储器的容量

B．Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响

C．Cache的有效性是利用了对主存储器访问的局部性特征

D．Cache中通常保存着主存储器中部分内容的一份副本


正确答案：A
解析：本题考查计算机系统基础知识。
Cache(高速缓冲存储器)是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。Cache的出现是基于两种因素：首先，是由于CPU的速度和性能提高很快而主存速度较低且价格高，第二就是程序执行的局部性特点。因此，才将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。

第7题：

以下关于CPU与主存之间增加高速缓存（Cache）的叙述，不正确的是（）




A. Cache扩充了主存储器的容量
B. Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响
C. Cache的有效性是利用了对主存储器访问的局部性特征
D. Cache中通常保存着主存储器中部分内容的一份副本

答案：A
解析：
Cache（高速缓冲存储器）是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。Cache的出现是基于两种原因：首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次就是程序执行的局部性特点。因此，才将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。

第8题：

计算机系统为改善CPU与处理器之间的速度匹配问题,在CPU和主存储器之间加入一个高速、小容量的缓冲存储器Cache,构成Cache—主存储器的存储系统。()

此题为判断题(对，错)。


参考答案：错误

第9题：

将主存储器分为主存储器、高速缓冲存储器和BIOS存储器，这是按（）标准来划分。

  • A、工作原理
  • B、封装形式
  • C、功能
  • D、结构

正确答案:A

第10题：

为解决存储容量、存取速度及价格之间的矛盾，存储系统分为多个层次，有（）

  • A、主存储器
  • B、只读存储器
  • C、辅助存储器
  • D、高速缓冲存储器

正确答案:A,C,D

更多相关问题
相关内容