集成计数器74LS161是（）计数器。A、二进制同步可预置B、二进制异步可预置C、二进制同步可清零D、二进制异步可清零

题目

集成计数器74LS161是（）计数器。

A、二进制同步可预置
B、二进制异步可预置
C、二进制同步可清零
D、二进制异步可清零

如果没有搜索结果或未解决您的问题，请直接联系老师获取答案。

相似问题和答案

第1题：

试用74LS161采用反馈置数法组成十进制计数器。

答案：当计数到10时，再来计数脉冲上升沿，置数0。

第2题：

试用2 片74LS161组成十二进制计数器,要求计数值为1~12.

答案：当计数到12时，再来一个计数脉冲，上升沿，计数器低位置1,高位置0。

第3题：

用集成计数器构成任意进制计数器时,常用反馈归0法和反馈置数法。()

此题为判断题(对，错)。

参考答案：正确

第4题：

图示是一个集成74LS161集成计数器电路图，则该电路实现的逻辑功能是（　　）。

A．十进制加计数器
B．四进制加计数器
C．八进制加计数器
D．十六进制加计数器

答案：C

解析：

加法计数器74LS161预置数端接地，无预置数。根据输出端逻辑关系，即当Q3Q2Q1Q0＝（0111）2时，下个CP脉冲，电路重新置零。从（0000）2到（0111）2需计数8次，因此该电路实现的逻辑功能是八进制计数器。

第5题：

图所示电路，集成计数器74LS160在M＝1和M＝0时，其功能分别为（　　）。

A．M＝1时为六进制计数器，M＝0时为八进制计数器
B．M＝1时为八进制计数器，M＝0时为六进制计数器
C．M＝1时为十进制计数器，M＝0时为八进制计数器
D．M＝1时为六进制计数器，M＝0时为十进制计数器

答案：A

解析：

74LS160为同步十进制计数器，当为低电平时，将D3、D2、D1、D0置入计数器。当M＝1时，初始值为0100，计数器根据CP脉冲开始计数，0100→0101→0110→0111→1000→1001，当计数到1001时Q3和Q0经与非门使得LD=0，则计数器将初始值0100置数到输出端，进行下一轮计数，因此当M＝1时为六进制计数器。当M＝0时，初始值为0010，计数器根据CP脉冲开始计数，0010→0011→0100→0101→0110→0111→1000→1001，当计数到1001时Q3和Q0经与非门使得，则计数器将初始值0010置数到输出端，继续进行下一轮计数，因此当M＝0时为八进制计数器。

第6题：

试用2 片74LS161采用整体反馈清零法组成128进制计数器。

答案：采用同步连接方式，当计数到16*8=128时，产生反馈清零动作。

第7题：

采用中规模加法计数器74LS161构成的电路如图所示，该电路构成几进制加法计数器（　　）。

A．九进制
B．十进制
C．十二进制
D．十三进制

答案：A

解析：

由题图中的功能表可以看出：加法计数器74LS161预置数为DCBA＝（0011）2，当QD＝1，QC＝1首次出现时，即输出为（1100）2重新进行预置数。其它情况继续保持计数。从（0011）2到（1100）2需计数9次，因此为九进制计数器。

第8题：

74LS161是一个()的四位二进制加计数器。

A、同步清0，异步置数

B、异步清0，同步置数

C、同步清0，同步置数

参考答案：B

第9题：

图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（　　）。

A．九进制加法计数器，七进制加法计数器
B．六进制加法计数器，十进制加法计数器
C．九进制加法计数器，六进制加法计数器
D．八进制加法计数器，七进制加法计数器

答案：A

解析：

74LS161是4位二进制同步加法计数器，RD端为置零端，利用预置数可实现24位以下的加法计数。当逻辑式Q3Q2Q1Q0＝1001时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—0111—1000—（1001）0000，其中状态1001为瞬时状态。因此，为九进制计数器。
74LS290是4位二进制异步加法计数器，RD端为置零端，当逻辑式Q3Q2Q1Q0＝0111时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—（0111）0000，其中状态0111为瞬时状态。因此，为七进制计数器。

第10题：

集成移位寄存器可实现环形计数器的功能。

正确答案:正确

集成计数器74LS161是（）计数器。

题目

相似问题和答案

更多相关问题

相关内容