用与非门等设计全加法器。（华为）
第1题：
半加法器和全加法器的区别是
A. 是否产生进位
B. 是否处理以前的进位
C. 是否产生和位
D. 是否处理以前的和位
第2题：
用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage. （未知）
第3题：
A、与非门
B、或非门
C、异或门
第4题：
与非门的逻辑功能为：全1出0，有（）出1。
第5题：
第6题：
用mos管搭出一个二输入与非门。（扬智电子笔试）
第7题：
请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）
第8题：
此题为判断题(对，错)。
答案：正确
第9题：
加法器采用并行进位的目的是（）。
A提高加法器的速度
B快速传递进位信号
C优化加法器结构
D增强加法器功能
第10题：
用与非门实现逻辑函数Z=A+B，在不用反相器的条件下，至少应该用（）与非门。