第1题:
此题为判断题(对,错)。
第2题:
下面哪个是可以用verilog语言进行描述,而不能用VHDL语言进行描述的级别?()
第3题:
A.VHDL、Verilog、c语言
B.ABEL、c++
C.VHDL、Verilog、ABEL
D.汇编语言、ABEL、VHDL
第4题:
VHDL语言的变量和信号有什么区别?
第5题:
简述VHDL语言与计算机语言的差别。
第6题:
环形脉冲可以用()实现。
第7题:
IEEE 标准的硬件描述语言是 ()和 VHDL。
第8题:
●硬件描述语言一般包括VHDL、Verilog、Superlog、SystemC等,在VHDL设计中,一个完整的设计单元应当包含5部分,下面不属于这5部分的是(32)。
(32)A.实体
B.结构体
C.赋值
D.配置
第9题:
VHDL语言构造体的描述方式有哪几种?试述各自的特点。
第10题:
简述VHDL语言的主要优点。