违法和不良信息举报 联系客服
免费注册 登录

单选题采用指令Cache与数据Cache分离的主要目的是（　　）。A 减低Cache的缺失损失B 提高Cache的命中率C 减低CPU平均访问时间D 减少指令流水线资源冲突

题目
单选题
采用指令Cache与数据Cache分离的主要目的是（　　）。
A

减低Cache的缺失损失

B

提高Cache的命中率

C

减低CPU平均访问时间

D

减少指令流水线资源冲突

如果没有搜索结果或未解决您的问题，请直接 联系老师 获取答案。
相似问题和答案

第1题：

以下关于Cache的叙述中，正确的是( )。

A．在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素

B．Cache的设计思想是在合理成本下提高命中率

C．Cache的设计目标是容量尽可能与主存容量相等

D．CPLI中的Cache容量应大于CPU之外的Cache容量


正确答案：B
解析：Cache主要由两部分组成：控制部分和Cache存储部分。Cache存储部分用来存 放主存的部分拷贝(备份)。控制部分的功能是判断cPu要访问的信息是否在Cache存储器中，若在即为命中；若不在则没有命中。命中时直接对(；ache存储器寻址。未命中时，若是读取操作，则从主存中读取数据，并按照确定的替换原则把该数据写入Cache存储器中；若是写入操作，则将数据写入主存即可。

第2题：

PC中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是( )

A．L1 cache、12 cache、DRAM和外设

B．L2 cache、L1 cache、DRAM和外设

C．DRAM、外设、L2cache和L1 cache

D．外设、DRAM、L1 cache和L2 cache


正确答案：A
解析：当CPU提出数据请求时，所需的数据可能会在以下四处之一找到：L1Cache，L2Cache，主存或外存系统(例如硬盘)。L1Cache就在CPU内部，速度与CPU一致但容量远小于12Cache。L2Cache目前已和CPU做在同一个基片上，因此其工作频率也与处理器的工作频率相等且容量比L1Cache要大。主存容量比Cache要大得多，由DRAM构成，但速度比L2Cache差一个数量级。外存系统容量最大，但比其他存储区域要慢的多。数据搜索首先从L1Cache开始，然后依次为L2Cache，DRAM和外存。每一级组件的速度逐渐降低，容量逐渐增大。

第3题：

现代CPU中都具有指令乱序执行功能,其目的不包括____。

A、消除指令依赖，更充分利用多流水线

B、提高cache效率

C、改变计算结果

D、消除资源冲突


正确答案:C

第4题：

下列说法正确的是()。

A.Cache容量一般不大，命中率不会很高
B.Cache本身速度很快，但地址变换速度很慢
C.Cache芯片速度一般比CPU的速度慢数十倍
D.Cache存储器查映象表和访问物理Cache期间可以流水，使速度与CPU匹配。

答案：D
解析：
Cache的命中和置换算法有一定的联系。Cache的主要作用是缓解CPU和内存的速度差异，增加CPU的命中率，提高CPU性能。

第5题：

在分析Cache对机器性能的影响时，正确的叙述是( )。

A．Cache容量比主存小许多，决定机器访问存储器速度的是主存，Cache只起次要作用

B．CPU访问存储器时不受Cache控制器的控制

C．Cache存储器中保存着CPU当前频繁访问的指令代码和数据

D．奔腾PC机采用两极Cache结构，一级放指令，一级放数据


正确答案：C

第6题：

CPU执行指令需要从存储器读取数据时,数据搜索的顺序是()。

A、cache、DRAM和硬盘

B、DRAM、cache和硬盘

C、硬盘、DRAM和cache

D、DRAM、硬盘和cache


参考答案：A

第7题：

在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。

A．主存容量扩充

B．主存和CPU速度匹配

C．多个请求源访问主存

D．BIOS存放


正确答案：B
解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。

第8题：

●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。

(14) A．12ns

B．15 ns

C．18 ns

D．120ns


正确答案：B
【解析】该问题可以直接计算，有98％的取指令操作只需10ns，只有2％的取指令操作需要100ns。取指令操作数时95％只需10ns，只有5％的存／取操作数需要100ns，并且只有20％的指令需要存／取一个操作数。为此，列出设置Cache后，每条指令的平均访存时间的计算公式如下：100×0.02+10×0.98+0.2×0.05×100+0.2×0.95×10=14.7ns。

第9题：

在主存和CPU之间增加Cache的目的是(17)。在CPU执行一段程序的过程中，Cache的存取次数为2250次，由内存完成的存取次数为250次。若Cache的存取周期为6ns，内存的存取周期为24ns，则Cache的命中率为(18)，CPU的平均访问时间为(19)ns。

A．提高内存工作的可靠性

B．扩展内存容量

C．方便用户操作

D．提高CPU数据传输速率


正确答案：D
解析：计算机的存储系统主要由Cache(高速缓冲存储器)、内存和外存组成。Cache位于CPU与内存之间，其功能是提高CPU数据输入输出的速率，容量较小但读/写速度快。

第10题：

以下关于Cache的叙述中，正确的是()。

A.Cache的设计目标是容量尽可能与主存容量相等
B.在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素
C.Cache的设计思想是在合理成本下提高命中率
D.CPU中的Cache容量应大于CPU之外的Cache容量

答案：C
解析：
Cache是一个高速小容量的临时存储器，可以用高速的静态存储器(SRAM)芯片实现，可以集成到CPU芯片内部，或者设置在CPU与内存之间，用于存储CPU最经常访问的指令或者操作数据。Cache的出现是基于两种因素：首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次是程序执行的局部性特点。因此，才将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。很显然，要尽可能发挥CPU的高速度，就必须用硬件实现其全部功能。

更多相关问题
相关内容