Cache介于主存与CPU之间，其速度比主存（），容量比主存（）。
第1题：
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
第2题：
A、快，速度
B、快，容量
C、慢，速度
D、慢，容量
第3题：
A.Cache扩充了主存储器的容量
B.Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响
C.Cache的有效性是利用了对主存储器访问的局部特征
D.Cache中通常保存着主存储器中部分内容的一份副本
Cache，即高速缓冲存储器。Cache的出现是基于两个原因。首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次就是程序执行的局部性特点。因此，将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。Cache位于CPU和主存之间，其内容是主存内容的副本。
第4题：
● 在CPU 与主存之间设置高速缓冲存储器Cache的目的是为了 （4） 。
（4）
A．扩大主存的存储容量
B．提高CPU对主存的访问效率
C．既扩大主存容量又提高存取速度
D．提高外存储器的速度
第5题：
主存储器和CPU之间增加高速缓冲存储器(Cache)的目的是（ ）。
A．解决CPU、主存速度匹配
B．增加CPU通用寄存器数量
C．扩大主存容量
D．扩大主存容量和增加CPU通用寄存器数量
本题考查的是计算机系统中Cache结构的知识点。缓存是计算机系统中处处可以见到的技术，考生应该牢固掌握缓存的概念，以及采用缓存的理由。
Cache即高速缓冲存储器，是位于CPU与主存间的一种容量较小但是速度很高的存储器。采用Cache的理由是由于CPU的速度远高于主存，CPU直接从内存中存取数据要等待一定时间周期，Cache中保存着CPU刚用过或循环使用的一部分数据，当CPU再次使用该部分数据时可从Cache中直接调用，这样就减少了CPU的等待时间，提高了系统的效率。Cache又可以分为一级Cache(L1 Cache)和二级Cache(L2 Cache)。
第6题：
计算机中有cache存储器、主存、外存等多种存储器，用以保证其性能/价格比的优化。下列关于存储器的叙述中，错误的是
A．主存容量通常比外存小，但存取速度较快
B．主存的存取周期越长，存取速度就越快
C．cache存储器大多已集成在CPU芯片中
D．cache存储器直接供CPU存取数据，减少了CPU的等待时间
第7题：
在多级存储体系中，“Cache-主存”结构的作用是解决(10)的问题。
A．辅存与CPU速度不匹配
B．主存与CPU速度不匹配
C．主存容量不足
D．主存与辅存速度不匹配
第8题：
在CPU与主存之间设置高速缓冲存储器(Cache)的目的是为了(4)。
A．扩大主存的存储容量
B．提高CPU对主存的访问效率
C．既扩大主存容量又提高存取速度
D．提高外存储器的速度
第9题：
● 在CPU 与主存之间设置高速缓冲存储器Cache，其目的是为了 （2） 。
（2）
A．扩大主存的存储容量
B．提高CPU 对主存的访问效率
C．既扩大主存容量又提高存取速度
D．提高外存储器的速度
第10题：
主存储器和CPU之间增加高速缓冲存储器(Cache)的目的是(1)。
A．解决CPU、主存速度匹配
B．增加CPU通用寄存器数量
C．扩大主存容量
D．扩大主存容量和增加CPU通用寄存器数量